联大学堂郑州轻工业大学数字电子技术网上考试答案
| 下列等式正确的是（） |
| A.A+AB+B=A+B B.AB+AB′=A+B C.A(AB)′=A+B′ D.A(A+B+C)′=B′C′ |
|
| 下图中触发器的次态方程Qn+1为（）。 |
| A.A B.0 C.Qn D.Qn |
|
| 在组合电路中，任意时刻的输出与（） |
| A.该时刻的输入无关，与电路的原来状态有 B.该时刻的输入有关，与电路的原来状态有关 C.该时刻的输入无关，与电路的原来状态无关 D.该时刻的输入有关，与电路的原来状态无关 |
|
| (1001111)2的等值十进制数是（） |
| A.97 B.15.14 C.83 D.79 |
|
| 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（） |
| A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--0000 C.1011--1100--1101--1110--1111 D.1011--1010--1001--1000--0111 |
|
| 3线—8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通 |
| A.10 B.100 C.1 D.101 |
|
| RS触发器要求状态由0→1其输入信号为（） |
| A.RS=01 B.RS=×1 C.RS=×0 D.RS=10 |
|
| |
| A.A B.B C.C D.D |
|
| 电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为（）。 |
| A.4V B.6V C.8V D.12V |
|
| 逻辑函数Y(A,B,C)=∑m(6,7)，约束条件：m0+m4+m5=0的最简与或式为（） |
| A.A+B’C’ B.AB C.A D.B |
|
| 欲使D触发器按Q*=Q'工作，应使输入D=（） |
| A.0 B.1 C.Q D.Q' |
|
| 下列说法不正确的是（） |
| A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门 |
|
| 下列说法不正确的是（） |
| A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能 |
|
| 有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为（） |
| A.S＝R＝0 B.S＝R＝1 C.S＝1，R＝0 D.S＝0，R＝1 |
|
| 为了将三角波换为同频率的矩形波，应选用（） |
| A.施密特触发器 B.单稳态触发器 C.多谐振器 D.计数器 |
|
| N个触发器可以构成最大计数长度（进制数）为()的计数器 |
| A.N B.2N C.N2 D.2N |
|
| VIL表示什么含义() |
| A.输出低电平 B.输入高电平 C.输出高电平 D.输入低电平 |
|
| (1010.111)2的等值八进制数是（） |
| A.10.7 B.12.7 C.12.5 D.10.5 |
|
| 三变量的全部最小项有（） |
| A.3 B.6 C.8 D.9 |
|
| 已知Y=A+AB′+A′B,下列结果中正确的是（） |
| A.Y=A B.Y=B C.Y=A+B D.Y=A′+B′ |
|
| 十六路数据选择器的地址输入（选择控制）端有（）个 |
| A.16 B.2 C.4 D.8 |
|
| 17的8位二进制原码是（） |
| A.11110001 B.11101111 C.1101111 D.10001 |
|
| 已知A=（10．44）10（下标表示进制），下列结果正确的是（） |
| A.A=（1010．1）2 B.A=（0A．8）16 C.A=（12．4）8 D.A=（20．21）5 |
|
| 以下错误的是（） |
| A.数字比较器可以比较数字大小 B.半加器可实现两个一位二进制数相加 C.编码器可分为普通全加器和优先编码器 D.上面描述至少有一个不正确 |
|
| 十六路数据选择器的地址输入（选择控制）端有（）个 |
| A.16 B.2 C.4 D.8 |
|
| 一只四输入端或非门，使其输出为1的输入变量取值组合有()种 |
| A.15 B.8 C.7 D.1 |
|
| 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（） |
| A.0 B.1 C.Q D.不确定 |
|
| 8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出012YYYYY的值是（） |
| A.111 B.10 C.0 D.101 |
|
| 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为（） |
| A.101 B.100 C.1 D.10 |
|
| 以下代码中为无权码的为（） |
| A.8421BCD码 B.2421BCD码 C.5211BCD码 D.格雷码 |
|
| 逻辑函数Y＝（A’＋D）(AC＋BC’)’＋ABD’的Y’是（） |
| A.(AD’+(A’+C’)(B’+C))(A’+B’+D) B.(AD’+((A’+C’)(B’+C))’)(A’+B’+D) C.AD’+(A’+C’)(B’+C)(A’+B’+D) D.AD’+((A’+C’)(B’+C))’(A’+B’+D) |
|
| 函数F=AB+BC，使F=1的输入ABC组合为() |
| A.ABC=000 B.ABC=010 C.ABC=101 D.ABC=110 |
|
| 构成一个五进制的计数器至少需要（）个触发器 |
| A.5 B.4 C.3 D.2 |
|
| 逻辑函数Y=AC+B’C+BD’+CD’+A(B+C’)+A’BCD’+AB’DE的最简与或式为（） |
| A.A+BD’+CD’ B.A+B’C+BD’ C.AC+B’C+BD’ D.A+B’C+BD’+CD’ |
|
| 已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是() |
| A.11111101 B.10111111 C.11110111 D.11111111 |
|
| 已知ABABBAYY，下列结果正确的是（） |
| A.Y=A B.Y=B C.ABYYY D.Y=1 |
|
| 四个触发器组成的环行计数器最多有()个有效状态。 |
| A.4 B.6 C.8 D.16 |
|
| 已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为()。 |
| A.Qn+1＝A B.nn1nQAQAQQQ C.nn1nQBQAQQQ D.Qn+1＝B |
|
| 下列说法不正确的是（） |
| A.同步时序电路中，所有触发器状态的变化都是同时发生的 B.异步时序电路的响应速度与同步时序电路的响应速度完全相同 C.异步时序电路的响应速度比同步时序电路的响应速度慢 D.异步时序电路中，触发器状态的变化不是同时发生的 |
|
| 8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出012YYYYY的值不是（） |
| A.111 B.10 C.0 D.101 |
|
| 下列说法正确的是（） |
| A.卡诺图中的每一个小方块都代表着一个最小项 B.卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列 C.卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列 D.卡诺图中最小项的排列方式是随机排列 |
|
| 下列描述正确的是（） |
| A.时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态 B.寄存器只能存储小量数据，存储器可存储大量数据 C.主从JK触发器主触发器具有一次翻转性 D.上面描述至少有一个不正确 |
|
| 电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT不是（）。 |
| A.4V B.6V C.8V D.12V |
|
| 下列说法正确的是（） |
| A.同步时序电路中，所有触发器状态的变化都是同时发生的 B.异步时序电路的响应速度与同步时序电路的响应速度完全相同 C.异步时序电路的响应速度比同步时序电路的响应速度慢 D.异步时序电路中，触发器状态的变化不是同时发生的 |
|
| 图中为CMOS门电路，其输出为（）状态 |
| A.高电平 B.低电平 C.高阻态 D.不确定 |
|
| 下列说法正确的是（） |
| A.集电极开路的门称为OC门 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输 |
|
| TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：不是（） |
| A.100000 B.11011111 C.11110111 D.100 |
|
| 下列描述正确的是（） |
| A.EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便 B.DAC的含义是数-模转换、ADC的含义是模数转换 C.积分型单稳触发器电路只有一个状态 D.上面描述至少有一个不正确 |
|
| 以下式子中正确的是（） |
| A.11A＝A B.A＋A=A C.ABA D.1＋A＝1 |
|
| 下列描述正确的是（） |
| A.触发器具有两种状态，当Q=1时触发器处于1态 B.时序电路必然存在状态循环 C.异步时序电路的响应速度要比同步时序电路的响应速度慢 D.边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 |
|
| 已知ABABBAYY，下列结果错误的是（） |
| A.Y=A B.Y=B C.ABYYY D.Y=1 |
|
| 以下正确的是（） |
| A.数字比较器可以比较数字大小 B.实现两个一位二进制数相加的电路叫全加器 C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D.编码器可分为普通全加器和优先编码器 |
|
| 下列描述正确的是（） |
| A.EEPROM具有数据长期保存的功能且比EPROM使用方便 B.集成二—十进制计数器和集成二进制计数器均可方便扩展 C.将移位寄存器首尾相连可构成环形计数器 D.上面描述至少有一个不正确 |
|
| 下列描述正确的是（） |
| A.EEPROM具有数据长期保存的功能且比EPROM使用方便 B.集成二—十进制计数器和集成二进制计数器均可方便扩展 C.将移位寄存器首尾相连可构成环形计数器 D.上面描述至少有一个不正确 |
|
| 下列描述正确的是（） |
| A.触发器具有两种状态，当Q=1时触发器处于1态 B.时序电路必然存在状态循环 C.异步时序电路的响应速度要比同步时序电路的响应速度慢 D.主从JK触发器具有一次变化现象 |
|
| 半加器和的输出端与输入端的逻辑关系不是（） |
| A.与非 B.或非 C.与或非 D.异或 |
|
| 只能按地址读出信息，而能写入信息的存储器为（） |
| A.RAM B.ROM C.PROM D.EPROM |
|
| 下列描述正确的是（） |
| A.触发器具有两种状态，当Q=1时触发器处于1态 B.时序电路必然存在状态循环 C.异步时序电路的响应速度要比同步时序电路的响应速度慢 D.边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 |
|
| 有符号位二进制数的原码为（11101），则对应的十进制不是（） |
| A.-29 B.29 C.-13 D.13 |
|
| 不常用的BCD码有（） |
| A.奇偶校验码 B.格雷码 C.8421码 D.ASCII码 |
|
| 以下式子中正确的是（） |
| A.11A＝A B.A＋A=A C.ABA D.1＋A＝1 |
|
| 以下正确的是（） |
| A.数字比较器可以比较数字大小 B.半加器可实现两个一位二进制数相加 C.编码器可分为普通全加器和优先编码器 D.上面描述至少有一个不正确 |
|
| 随机存取存储器不具有()功能 |
| A.读/写 B.无读/写 C.只读 D.只写 |
|
| 要将方波脉冲的周期扩展10倍，不可采用（） |
| A.10级施密特触发器 B.10位二进制计数器 C.十进制计数器 D.10位D/A转换器 |
|
| 已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0不是() |
| A.11111101 B.10111111 C.11110111 D.11111111 |
|
| 在下列逻辑电路中，是组合逻辑电路的有( ) |
| A.译码器 B.编码器 C.全加器 D.寄存器 |
|
| 下列说法正确的是（） |
| A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同 B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数 C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能 D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能 |
|
| 下列说法不正确的是（） |
| A.卡诺图中的每一个小方块都代表着一个最小项 B.卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列 C.卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列 D.卡诺图中最小项的排列方式是随机排列 |
|
| 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程不是（） |
| A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--0000 C.1011--1100--1101--1110--1111 D.1011--1010--1001--1000--0111 |
|
| 下列说法正确的是（） |
| A.逻辑代数有与、或、非三种基本运算 B.任何一个复合逻辑都可以用与、或、非三种基本运算构成 C.异或和同或与与、或、非运算无关 D.同或和异或互为反运算 |
|
| 指出下列电路中能够把串行数据变成并行数据的电路应该不是（） |
| A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器 |
|
| 在一个有n个元素的顺序表的第i个元素（1 ii n）之前插入一个新元素时，需要向后移动多少个元素？ |
|
|
| 不属于组合逻辑电路的部件是（） |
| A.编码器 B.寄存器 C.触发器 D.计数器 |
|
| 写出下列中缀表达式的后缀形式：(1) A* - B + C (2) (A + B) * D + E / (F + A * D) + C (3) A && B|| ! (E > F) {注：按C++的优先级) (4) !(A && !( (B < C)||(C > D) ) )||(C < E) |
|
|
| 简单（直接）选择排序是一种稳定的排序方法吗？ |
|
|
| 对CMOS与非门电路，其多余输入端不正确的处理方法是（） |
| A.通过大电阻接地（>1.5KΩ） B.悬空 C.通过小电阻接地（<1KΩ） D.通过电阻接V |
|
| 设有序顺序表为{10,20,30,40,50,60,70}，采用折半搜索时，搜索成功的平均搜索长度是多少？ |
|
|
| 在结点个数为n(n>1)的各棵树中，高度最小的树的高度是多少？它有多少个叶结点？多少个分支结点？高度最大的树的高度是多少？它有多少个叶结点？多少个分支结点？ |
|
|
| 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路 |
|
|
| 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程不是（） |
| A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--0000 C.1011--1100--1101--1110--1111 D.1011--1010--1001--1000--0111 |
|
| 数字系统按组成方式可分为（ ）、（ ）两种 |
|
|
| 为了将三角波换为同频率的矩形波，不应选用（） |
| A.施密特触发器 B.单稳态触发器 C.多谐振器 D.计数器 |
|
| TTL集成JK触发器正常工作时，其dR和dS端应接（ ）电平 |
|
|
| 已知某函数数DCABDCABF，该函数的反函数F=（ ） |
|
|
| 一只四输入端或非门，使其输出为1的输入变量取值组合有()种 |
|
|
| 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码 |
|
|
| 一个8位的倒T形电阻网络D／A转换器，设VREF=5V，RF=R，求d7---d0=11111111、11000000、00000001时的输出电压 |
|
|
| 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567YYYYYYYY应为（） |
|
|
| 简述高次群系统 |
|
|
| 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位 |
|
|
| 逻辑函数)(FEBCDBDAACYY的最简的与或式（ ） |
|
|
| 一个JK触发器有2个稳态，它可存储（ ）位二进制数 |
|
|
| 时序逻辑电路的输出不仅和（ ）有关，而且还与（ ）有关 |
|
|
| 基本逻辑运算有: （ ）、（ ）和（ ）运算 |
|
|
| 若将一个正弦波电压信号转换成同一频率的矩形波，应采用（ ）电路 |
|
|
| 用4个触发器可以存储（ ）位二进制数 |
|
|
| 十进制数98的8421BCD码为（）8421BCD |
|
|
| (30.25)10=( )2=( )16 |
|
|
| 逻辑函数L=+A+B+C+D=（ ） |
|
|
| 八进制数(34.2)8的等值二进制数为（ ）2 |
|
|
| 时序逻辑电路一般由( )和()两分组成 |
|
|
| 串行进位加法器的缺点是( )，想速度高时应采用( )加法器 |
|
|
| 函数F=AB+BC，使F=1的输入ABC组合为() |
|
|
| 若将一个正弦波电压信号转换成同一频率的矩形波，应采用（ ）电路 |
|
|
| 四个触发器组成的环行计数器最多有（ ）个有效状态。 |
|
|
| TTL输出端为低电平时带拉电流的能力为（ ） |
|
|
| 当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与（ ）。 |
|
|
| 图中为CMOS门电路，其输出为（）状态 |
|
|
| N个触发器可以构成最大计数长度（进制数）为()的计数器 |
|
|
| 已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为（ ）。 |
|
|
| 触发器按动作特点可分为基本型、（ ）、（ ）和边沿型 |
|
|
| 两二进制数相加时，不考虑低位的进位信号是 （ ） 加器 |
|
|
| TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？（） |
| A.一样 B.不一样 C.有时一样，有时不一样 D.不确定 |
|
| 下列说法正确的是() |
| A.加法器不可以设计成减法器 B.用加法器可以设计任何组合逻辑电路 C.用加法器不可以设计组合逻辑电路 D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式 |
|
| 函数F(A,B,C)=AB+BC+AC的最小项表达式为() |
| A.F(A,B,C)=∑m（0，2，4） B.(A,B,C)=∑m（3，5，6，7） C.F(A,B,C)=∑m（0，2，3，4） D.F(A,B,C)=∑m（2，4，6，7） |
|
| 一位十六进制数可以用（）位二进制数来表示 |
| A.1 B.2 C.4 D.16 |
|
| 某计数器的状态转换图如下，其计数的容量为() |
| A.8 B.5 C.4 D.3 |
|
| 以下正确的是（） |
| A.数字比较器可以比较数字大小 B.实现两个一位二进制数相加的电路叫全加器 C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D.编码器可分为普通全加器和优先编码器 |
|
| 下列说法正确的是（） |
| A.集电极开路的门称为OC门 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线或运算 D.利用三态门电路可实现双向传输 |
|
| 函数F=AB+BC，使F=1的输入ABC组合不是() |
| A.ABC=000 B.ABC=010 C.ABC=101 D.ABC=110 |
|
| 下列说法正确的是（） |
| A.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B.三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C.OC门输出端直接连接可以实现正逻辑的线与运算 D.集电极开路的门称为OC门 |
|
| 时序电路的异步复位信号作用于复位端时，不可使时序电路（）复位 |
| A.在CLK上升沿 B.在CLK下降沿 C.在CLK为高电平期间 D.立即 |
|
| 已知BABBAY下列结果中不正确的是（） |
| A.Y＝A B.Y＝B C.Y＝A＋B D.YYY |
|
| 下列几种TTL电路中，输出端可实现线与功能的电路不是（） |
| A.或非门 B.与非门 C.异或门 D.OC门 |
|
| 施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态 |
|
|
| 要使JK触发器的输出Q从1变成0，它的输入信号JK应为（） |
| A.0 B.1 C.10 D.0 |
|
| 下列描述不正确的是（） |
| A.EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便 B.DAC的含义是数-模转换、ADC的含义是模数转换 C.积分型单稳触发器电路只有一个状态 D.上面描述至少有一个不正确 |
|
| 触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（）状态 |
| A.0 B.1 C.0，1 D.不确定 |
|
| 已知A=（10．44）10（下标表示进制），下列结果不正确的是（） |
| A.A=（1010．1）2 B.A=（0A．8）16 C.A=（12．4）8 D.A=（20．21）5 |
|
| 函数F(A,B,C)=AB+BC+AC的最小项表达式为() |
| A.F(A,B,C)=∑m（0，2，4） B.(A,B,C)=∑m（3，5，6，7） C.F(A,B,C)=∑m（0，2，3，4） D.F(A,B,C)=∑m（2，4，6，7） |
|
| 数字系统按组成方式可分为（ ）、功能综合电路-两种； |
|
|
| 对于JK触发器，若KJJ，则可完成T触发器的逻辑功能；若KJJ，则可完成（ ）触发器的逻辑功能 |
|
|
